(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-344965

(43)公開日 平成11年(1999)12月14日

(51) Int.Cl. ⁶		識別記号	FΙ			
G 0 9 G	5/00	5 3 0	G 0 9 G	5/00	5 3 0 M	
					5 3 0 T	
		5 5 0			5 5 0 R	
	3/20	6 3 3		3/20	633P	

審査蘭求 未蘭求 請求項の数8 OL (全 16 頁)


		1	
(21)出願番号	特顧平10-153044	(71)出顧人 000006	013
		三菱電	機株式会社
(22)出顧日	平成10年(1998) 6月2日	東京都	千代田区丸の内二丁目2番3号
		(72)発明者 江藤	カ
		東京都	千代田区大手町二丁目6番2号 三
		菱電機	エンジニアリング株式会社内
		(74)代理人 弁理士	宮田 金雄 (外2名)

(54) 【発明の名称】 画像表示装置

(57)【要約】

【課題】 共通の切替回路を要せずに複数の画像処理部からの画像信号を切替えることができ、表示部が正常であれば複数の画像処理部の全てが故障しない限り、表示を続けることができる画像表示装置を得る。

【解決手段】 この画像表示装置は、切替信号に基づいて画像信号の出力を出力状態と非出力状態とに切り替える出力制御手段4a、4bをそれぞれに有する複数の画像処理部X1、X2と、出力状態にある画像処理部1から出力される画像信号を表示する表示部Yとを備え、複数の画像処理部X1、X2のいずれか1つが出力状態であるとともに、他の画像処理部が非出力状態であることを特徴とする。



)

2

【特許請求の範囲】

【請求項1】 切替信号に基づいて画像信号の出力を出力状態と非出力状態とに切り替える出力制御手段をそれぞれに有する複数の画像処理部と、

出力状態にある画像処理部から出力される画像信号を表示する表示部とを備えた画像表示装置。

【請求項2】 複数の画像処理部のいずれか1つが出力 状態であるとともに、他の画像処理部が非出力状態であ ることを特徴とする請求項1記載の画像表示装置。

【請求項3】 出力状態にある画像処理部から他の一の 10 画像処理部へ出力状態が切り替わるとき、複数の画像処理部の全ての出力が一旦同一のレベルとなることを特徴とする請求項1又は2記載の画像表示装置。

【請求項4】 出力状態にある画像処理部のデータブロック完了信号のタイミングに合わせて、上記出力状態にある画像処理部から他の一の画像処理部へ出力状態が切り替わることを特徴とする請求項1乃至3のいずれか1項記載の画像表示装置。

【請求項5】 出力状態にある画像処理部のデータブロック完了信号のタイミングに合わせて、上記出力状態に 20 ある画像処理部の出力が所定のレベルとなり、その後複数の画像処理部の全ての出力が上記所定のレベルと同一のレベルとなり、その後他の一の画像処理部のデータブロック完了信号のタイミングに合わせて、上記他の一の画像処理部が出力状態に切り替わることを特徴とする請求項1又は2記載の画像表示装置。

【請求項6】 データブロック完了信号のタイミングに 代えて、垂直同期信号のタイミングに合わせることを特 徴とする請求項4又は5記載の画像表示装置。

【請求項7】 表示部と複数の画像処理部のそれぞれとの間に電流制限用の抵抗を備え、

上記複数の画像処理部のいずれか1つが故障した場合 も、他の画像処理部は短絡電流により故障することなく 画像信号を出力可能であることを特徴とする請求項1乃 至6のいずれか1項記載の画像表示装置。

【請求項8】 複数の画像処理部はそれぞれ、他の画像 処理部の電源電圧を検出し、該他の画像処理部の電源電 圧が遮断した場合に、それぞれの画像信号を表示部に自 動的に出力する回路を備えていることを特徴とする請求 項1乃至7のいずれか1項記載の画像表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は大型映像表示装置などの表示部に対し、受信したテレビ信号及び文字信号等の入力信号に所定の処理を施して得た画像信号をそれぞれ出力可能な複数の画像処理部を備え、この複数の画像処理部の出力状態を切り替え可能な画像表示装置に関するものである。

[0002]

【従来の技術】図14は従来の複数の画像処理部を備え 50

た画像表示装置である。ここでは1台の画像表示装置に おいて1台の画像表示可能な表示部Yと、2台の画像処理部X1、X2とを備えた例を示す。図14において、 X1は第1の画像処理部、X2は第2の画像処理部、Y は画像を表示するための表示部、Zは複数の画像処理部 X1、X2と表示部Yとの接続を切り替えるための切替 回路であり、従来の画像表示装置はこれらの4つの部分 から構成される。

【0003】画像処理部X1、X2において、入力されたテレビ信号と流し文字などを表示するための文字信号とが、A/D変換などの処理を施された後、表示部Yに合った専用のフォーマットの差動信号で切替回路Zに送られる。

【0004】この切替回路2には2台の画像処理部X 1、X2から出力される画像信号と、スイッチなどによ り生成された切替信号が入力され、この切替信号に応じ て画像処理部X1、X2のいずれか一方の信号を選択し て表示部Yに出力する。表示部Yでは送られてきた信号 をもとにCRTやLED等の発光素子11を発光させ、 上記テレビ信号及び文字信号を表示する。

【0005】画像処理部X1、X2は、テレビ信号をR(赤)、G(緑)、B(青)の3原色に分解するRGBデコード回路1a、1b、R(赤)、G(緑)、B(青)のアナログ信号をデジタル信号に変換するA/D変換回路2a、2b、デジタル変換された画像信号を記憶するメモリ3a、3b、TTL(Transistor Transistor Logic)信号を差動信号に変換する差動ドライバ24a、24b、文字信号を受信する通信回路5a、5b、文字コードをドットパターンに展開する文字展開回路6a、6b、及びメモリ3a、3bの書込みと読み出しを制御するメモリ制御回路7a、7bを具備する。

【0006】又、切替回路 Z は、差動信号をTT L 信号 に戻す差動レシーバ18a、18b、2つの信号からひ とつの信号を選択して出力するセレクター19及び表示部 Y に差動信号を出力する差動ドライバ20から構成される。

【0007】又、表示部Yは差動レシーバ8、切替回路 2から送られてきた画像信号を記憶するメモリ9、この メモリ9の書き込み、読み出しを制御する制御回路2 1、アレイ状に配置された発光素子11及び該発光素子 11を直接駆動するドライバ10から構成される。

【0008】次に画像表示装置の動作について説明する。図14において画像処理部X1、X2にそれぞれ入力された第1、第2のテレビ信号は、まずRGBデコード回路1a、1bでR(赤)、G(緑)、B(青)の3原色に分解される。次に、A/D変換回路2a、2bで所定のビット数にデジタル変換された後に、メモリ3a、3bに書き込まれる。

【0009】一方、時刻や流し文字を表示するための第 1、第2の文字信号は、通信回路5a、5bで受信さ れ、文字展開回路 6 a、 6 b においてドットパターンに 展開された後に、メモリ制御回路 7 a、 7 b により、メ モリ 3 a、 3 b に書き込まれ、それぞれ第 1、第 2 のテ レビ信号と合成される。

【0010】テレビ信号と文字信号が合成された画像データは、上記メモリ制御回路7a、7bにより、メモリ3a、3bから表示部Yの画素配列に整合した所定の順序で読み出され、画像データの表示位置を指定するラインアドレスが付加され、その後、差動ドライバ24a、24bによりTTL信号から差動信号に変換されて、切種回路Zに出力される。ここで、TTL信号から差動信号に変換しているのは、差動信号の方がTTL信号よりも長距離伝送に適しているからである。

【0011】図15に上記画像データの伝送フォーマットを示す。図15において、ラインアドレスは、ラインアドレスに引き続き伝送される画像データ1~nの表示部Yにおける上下方向の位置を特定するためのデータであり、最上位のラインに対応するラインアドレスは0であり、下方向に順次増加していくものである。上記画像データはメモリ3a、3bに書き込まれたテレビ信号と20文字信号が合成されたデータである。

【0012】ここで、最初の画像データ1は表示部の左端に表示され、画像データnは右端に表示される。ラインアドレスから、これに引き続き伝送される画面左端に表示される画像データ1から画面右端に表示される画像データnまでの一連のデータ群を以下、データブロックと呼ぶ。また、図15中のデータブロック完了信号とは、このデータブロックの最後の画像データnが送信されたことを表すための信号である。

【0013】また、差動ドライバ24a、24bは入力 30 信号と同じ論理の信号が出力される非反転出力端子と、 反転された論理の信号が出力される反転出力端子の2つ の出力端子を有する。

【0014】また、差動レシーバ18a、18bは非反転入力と反転入力の2つの入力端子と1つの出力端子をもち、非反転入力と反転入力の電位を比較して、非反転入力の方が高ければハイレベルを出力し、反転入力の方が高ければローレベルを出力する。

【0015】又、切替回路2では、2台の画像処理部X 1、X2から送られてくる差動信号を、差動レシーバ1 8a、18bで受信した後にセレクター19に入力す る。セレクター19には手動の切替スイッチなどで作ら れた切替信号が入力され、切替信号に応じて、例えばロ ーレベルであれば第1の画像処理部X1の画像信号が選 択され、ハイレベルであれば第2の画像処理部X2の画 像信号が選択される。選択された画像信号は再び差動ド ライバ20で差動信号に変換され表示部Yに送られる。

【0016】又、表示部Yでは画像信号を差動レシーバ 8で受信し、制御回路21により、受信された画像信号 をメモリ9上のラインアドレスで指定されたアドレスに 50 書込む。そして、上記メモリ9に書き込まれた画像信号は、上記制御回路21により、テレビ信号のフィールド周期の間に所定の回数読み出され、発光素子のドライバ10に送られる。この送られてきた画像信号が、ドライバ10で発光素子11に必要な電圧に変換されることで、発光素子11は画像信号に応じた輝度で発光する。【0017】以上の動作により、表示部Yには、切替信号で選択された画像処理部X1、X2のいずれか一方のメモリ3a又は3bに記憶された画像信号が表示される。そして、各々の画像処理部X1、X2に異なるテレ

ビ信号、文字信号を入力し、それらを交互に切替えて表

示させることができる。

【0018】ここで、従来の画像表示装置で画像処理部 X1、X2からの画像を切替えたときの表示画面について説明する。図16は切替時における各部分の出力画像 信号を表し、上から第1の画像処理部X1、第2の画像処理部X2、切替回路Zの出力画像信号を示している。 又、図17はそのときの表示画像であり、左から順に第1の画像処理部X1、第2の画像処理部X2、切替回路 Zから出力される画像を示す。実際には、表示部Yに表示される画像は右端の切替回路Zから出力される画像である。

【0019】図16に示すように、第1の画像処理部X1の出力画像信号中の画像データ6の直後に、切替信号がローレベルからハイレベルに変化した場合、切替回路2に入力される画像信号が、データブロックの途中で、第1の画像処理部X1の出力画像信号から第2の画像処理部X2の出力画像信号へ切り替わる。

【0020】そのため、第2の画像処理部X2の出力画像信号中の画像データ2以降のデータは、本来のラインアドレスとは異なるラインアドレスに書き込まれるため、上下方向に誤った位置に表示されてしまう。

【0021】さらに、上記第2の画像処理部X2の画像データ2以降のデータは、第1の画像処理部X1の画像データ $1\sim7$ の後に書き込まれてしまうため、左右方向にも誤った位置に表示される。

【0022】その結果、図17中の表示画像8に示したように、切替え直後の画像データ(ここでは、円の最上部分)は、本来表示されるべき位置とは上下、左右とも異なる位置に表示されてしまう。ここで、図17中の切替信号は、データブロックの途中でローレベルからハイレベルに変化している様子を表している。

【0023】また、垂直同期信号とは無関係に、フィールドの途中で画像信号を切替えているため、図17の表示画像8に示したように、画像が走査の途中で途切れたり、表示画像9のように、画像が途中から始まってしまうという不具合を生じていた。

[0024]

【発明が解決しようとする課題】従来例では、共通の切替回路 Z を介して画像データを表示部 Y に出力するの

で、切替回路 2 が故障した場合には、複数の画像処理部 からの画像の切替が不可能になり、いずれの画像も表示 出来なかった。

【0025】又、図16に示すように、データブロックの途中で表示部Yと画像処理部X1、X2との接続が切り替わっていたため、図17中の表示画像8に示したように、切替え直後の画像データが本来表示されるべき位置とは上下、左右とも異なる位置に表示されるため、肉眼では一瞬画像が乱れたように感じる。

【0026】又、図17に示したように垂直同期信号とは無関係にフィールドの途中で切替えているため、表示画像8のように画像が途切れて他画面の一部が途中から表示されたり、表示画像9のように画面の途中から始まるため、これも肉眼では一瞬画像が乱れたように感じる。

【0027】さらに、従来例では、画像処理部X1、X2の切替を手動で行っていたため、画像信号を出力している画像処理部X1又はX2の電源回路などが故障した場合に、発見者が手動で他の画像処理部X2又はX1へ切替えるまで画像が表示できなかった。

【0028】本発明は上記のような問題点を解消するためになされたもので、共通の切替回路を要せずに複数の画像処理部からの画像信号を切替えることができ、表示部が正常であれば複数の画像処理部の全てが故障しない限り、表示を続けることができる画像表示装置を得ることを目的としている。

【0029】又、複数の画像処理部からの画像信号を切替える際に、表示画像に乱れを生じさせることのない画像表示装置を得ることを目的としている。

【0030】又、画像処理部の電源回路などが故障した場合に、故障発見者による他の画像処理部への手動切替え作業を不要とすることができる画像表示装置を得ることを目的としている。

[0031]

【課題を解決するための手段】この発明に係る画像表示 装置は、切替信号に基づいて画像信号の出力を出力状態 と非出力状態とに切り替える出力制御手段をそれぞれに 有する複数の画像処理部と、出力状態にある画像処理部 から出力される画像信号を表示する表示部とを備えたも のである。

【0032】又、上記複数の画像処理部のいずれか1つが出力状態であるとともに、他の画像処理部が非出力状態であることを特徴とするものである。

【0033】又、上記出力状態にある画像処理部から他の一の画像処理部へ出力状態が切り替わるとき、複数の画像処理部の全ての出力が一旦同一のレベルとなることを特徴とするものである。

【0034】又、上記出力状態にある画像処理部のデータブロック完了信号のタイミングに合わせて、上記出力 状態にある画像処理部から他の一の画像処理部へ出力状 50 態が切り替わることを特徴とする

【0035】又、上記出力状態にある画像処理部のデータブロック完了信号のタイミングに合わせて、上記出力状態にある画像処理部の出力が所定のレベルとなり、その後複数の画像処理部の全ての出力が上記所定のレベルと同一のレベルとなり、その後他の一の画像処理部のデータブロック完了信号のタイミングに合わせて、上記他の一の画像処理部が出力状態に切り替わることを特徴とするものである。

【0036】又、上記データブロック完了信号のタイミングに代えて、垂直同期信号のタイミングに合わせることを特徴とするものである。

【0037】又、上記表示部と複数の画像処理部のそれぞれとの間に電流制限用の抵抗を備え、上記複数の画像処理部のいずれか1つが故障した場合も、他の画像処理部は短絡電流により故障することなく画像信号を出力可能であることを特徴とするものである。

【0038】又、上記複数の画像処理部はそれぞれ、他の画像処理部の電源電圧を検出し、該他の画像処理部の電源電圧が遮断した場合に、それぞれの画像信号を表示部に自動的に出力する回路を備えていることを特徴とするものである。

[0039]

20

【発明の実施の形態】実施の形態1. 図1に本発明の実施の形態1の回路構成を示す。図1において、X1は第1の画像処理部、X2は第2の画像処理部、Yは表示部であり、本実施の形態における画像表示装置はこれらの3つの部分から構成される。

【0040】上記画像処理部X1、X2には、それぞれ、第1、第2のテレビ信号と、流し文字などを表示するための第1、第2の文字信号と、表示部Yへ画像信号を出力する画像処理部X1、X2のいずれかを選択するための切替信号とが入力される。

【0041】ここで、上記テレビ信号と文字信号は、画像処理部X1、X2において、A/D変換などの処理が施された後に、表示部Yに合った専用のフォーマットの差動信号で表示部Yに送られる。ここで、2台の画像処理部X1、X2の出力画像信号は短絡され、切替信号に応じてどちらか一方の画像処理部X1又はX2が選択され、他の画像処理部X2又はX1の差動ドライバ(即ち、出力制御手段)4b又は4aはハイインピーダンス状態(即ち、非出力状態)になるように構成されている。表示部Yでは送られてきた信号をもとに、CRTやLEDからなる発光素子11を発光させテレビ信号及び文字信号からなる画像信号を表示する。

【0042】画像処理部X1、X2は、テレビ信号をR (赤)、G(緑)、B(青)の3原色に分解するRGB デコード回路1a、1b、R(赤)、G(緑)、B (青)のアナログ信号をデジタル信号に変換するA/D

で換回路2a、2b、デジタル変換した画像信号を記憶

するメモリ3 a、3 b、TTL信号を差動信号に変換する差動ドライバ4 a、4 b、文字信号を受信する通信回路5 a、5 b、文字コードをドットパターンに展開する文字展開回路6 a、6 b、及びメモリの書込みと読み出しを制御するメモリ制御回路7 a、7 bから構成され

【0043】又、表示部Yは差動レシーバ8、切替回路 2から送られてきた画像信号を記憶するメモリ9、この メモリ9の書き込み、読み出しを制御する制御回路2 1、アレイ状に配置された発光素子11及び該発光素子 11を直接駆動するドライバ10から構成される。

【0044】以下に実施の形態1における画像表示装置の動作について説明する。図1において画像処理部X1、X2に入力されたテレビ信号はまず、RGBデコード回路1a、1bでR(赤)、G(緑)、B(青)の3原色に分解され、次に、A/D変換回路2a、2bで所定のビット数にデジタル変換さた後、メモリ制御回路7a、7bによりメモリ3a、3bに書き込まれる。

【0045】一方、時刻や流し文字を表示するための文字信号は、通信回路5a、5bで受信され、文字コードからドットパターンに展開され、その後、メモリ制御回路7a、7bにより、メモリ3a、3bに書き込まれ、上記テレビ信号と合成される。

【0046】このテレビ信号と文字信号が合成された画像データは、メモリ3a、3bからメモリ制御回路7a、7bにより、表示部Yの画素配列に合った所定の順序で読み出され、画像データの表示位置を特定するラインアドレスが付加された後に、差動ドライバ4a、4bを介して表示部Yに出力される。

【0047】ここで、差動ドライバ4a、4bの構成を 30 図2に示す。入力信号と出力制御信号が入力される2つの入力端子と、非反転出力信号と反転出力信号が出力される2つの出力端子をもつ。

【0048】出力制御信号をハイレベルにすると、入力信号と同じ論理の信号が非反転出力信号として出力され、異なる論理の信号が反転出力信号として出力される。出力制御信号をローレベルにすれば、入力信号に関係なく、2つの出力端子はハイインピーダンス状態になる。図3に上記差動ドライバ4a、4bの入力信号と出力信号の関係を示す。

【0049】図4に画像処理部X1、X2の差動ドライバ4a、4bと表示部Yの差動レシーバ8との間の配線を示す。第1の画像処理X1と第2の画像処理X2の差動信号の出力どうしを短絡して、表示部Yの差動レシーバ8に接続する。

【0050】ここで差動レシーバ8は、非反転出力信号と反転出力信号を入力するための2つの入力端子と、1つの出力端子をもち、非反転出力信号と反転出力信号の電位を比較して、非反転出力信号の方が高ければハイレベルを出力し、反転出力信号の方が高ければローレベル50

を出力するものである。

【0051】上記のように配線したので、第1の画像処理部の差動ドライバ4aに入力される第1の出力制御信号 61をハイレベルにして画像信号を出力し、第2の画像処理部の差動ドライバ4bに入力される第2の出力制御信号 62をローレベルにしてハイインピーダンス状態にすることで、第1の画像処理部X1の画像信号を表示部Yに出力することができる。

【0052】又、両方の出力制御信号 φ1、φ2を反転させれば第2の画像処理部X2の画像信号を表示部に出力することができる。

【0053】第1の画像処理部から第2の画像処理部に 切り変える場合のタイミングを図5に示す。

【0054】ここで誤って両方の出力制御信号 φ1、φ2をローレベルにした場合、両方の差動ドライバ4a、4bの出力がハイインピーダンス状態になるので、表示部の差動レシーバ8へ入力される信号レベルは不定になり、誤った信号が伝送されてしまう。

【0055】又、両方の出力制御信号 φ1、φ2をハイレベルにし、短絡した差動ドライバ4a、4bの出力レベルが異なる場合には、短絡電流が流れるので差動ドライバ4a、4bが破損してしまう恐れがある。さらに、表示部の差動レシーバ8で受信する電圧レベルも不定になり、誤った信号が伝送されてしまう。

【0056】ここで、出力制御信号、入力画像信号、非 反転出力、反転出力及び差動レシーバの出力信号(即 ち、表示部で受信される信号)の関係を図6に示す。

【0057】表示部Yでは、画像信号を差動レシーバ8で受信し、制御回路21により、メモリ9上のラインアドレスで指定されたアドレスに書き込む。このメモリ9に書き込まれた信号は、制御回路21により、テレビ信号のフィールド周期の間に所定の回数読み出され発光素子のドライバ10に送られる。ドライバ10では入力信号を発光素子11に必要な電圧に変換し、発光素子11を点灯させることで、発光案子11は画像信号に応じた輝度で発光する。

【0058】したがって、本実施の形態においては、従来技術における共通の切替回路を省いた構成で、複数の画像処理部X1、X2からの画像信号を切替えて表示することができ、表示部Yが正常であれば複数の画像処理部X1、X2の全てが故障しない限り、いずれかの画像の表示を続けることができる。また、各々の画像処理部X1、X2に異なるテレビ画像、文字情報を入力し、それらを交互に切替えて表示させることも可能である。

【0059】尚、本実施の形態においては、画像処理部の個数を2つの場合を示したが、画像処理部の個数は3つ以上でもよく、この場合には、切替信号のビット数を多ビットにすることで対応が可能である。

【0060】具体的には、切替信号を2ビットにして、 (0,0)の場合に第1の画像処理部X1、(0,1)

の場合に第2の画像処理部X2、(1,0)の場合に第3の画像処理部、(1,1)の場合に第4の画像処理部をそれぞれ選択するようにすれば良い。

9

【0061】同様に、切替信号のビット数を増やすことで、さらに多数の画像処理部から選択を行うことも可能となる。

【0062】実施の形態2.図7に本発明の実施の形態2の回路構成を示す。実施の形態2における画像表示装置は、実施の形態1における画像表示装置の構成部品に加えて、画像処理部X1、X2にそれぞれ、メモリ3a、3bから出力される画像データを強制的にローレベルにするゲート回路12a、12bと、切替信号をもとに第1、第2のゲート信号φ1、φ2及び第1、第2の出力制御信号φ1、φ2を生成する切替制御回路13a、13bとを具備したものである。表示部Yは実施の形態1と同様の構成である。

【0063】図8に本発明に係る画像表示装置の実施の形態2におけるゲート回路の回路構成を示す。図8に示すように、メモリ3a、3bから出力される画像データ1~n、並びに、2種類のラッチクロック(即ち、画像 20データラッチクロックおよびラインアドレスラッチクロック)はゲート回路12a、12bに入力される。ゲート回路12a、12bはAND回路から構成されており、第1、第2のゲート信号φ1、φ2がローレベルであれば、画像データ1~n及び上記2種類のラッチクロックを強制的にローレベルにして、差動ドライバ4a、4bに出力するものである。

【0064】又、図9に本発明に係る画像表示装置の実施の形態2における切替制御回路の回路構成を示す。図9に示すように、切替制御回路13a、13bでは、切30替信号を第1、第2の垂直同期信号や第1、第2の基本クロックでラッチすることで、切替信号から遅れた第1、第2のゲート信号φ1、φ2及び第1、第2の出力制御信号φ1、φ2を生成する。ここで、上記第1、第2の基本クロックは、画像処理部X1、X2が有する図示しないクロック発生回路から出力される、各画像処理部X1、X2中の回路を動作させるためのクロック信号である。

【0065】次に、切替信号がローレベルからハイレベルに変わり、第1の画像処理部X1から第2の画像処理 40部X2に切り変わる場合を例にとり動作を説明する。この時のタイミングチャートを図10に示す。

【0066】まず、切替信号が変化した直後の第1の垂直同期信号のタイミングで(即ち、図中Aで示される時点において)、第1のゲート信号 ϕ 1をローレベルにして、ゲート回路12aから出力される画像データ $1\sim$ nの出力をローレベルに固定する。このとき、第2の画像の出那の差動ドライバ4bはハイインピーダンス状態にある。そのため、短絡されている差動ドライバ4a、4bの非反転出力信号はローレベルになるとともに反転出がある。この図に気が送切れることも無い。 が途切れることも無い。
しのののは、が途切れることも無い。
しのでのでは、途中に信号を伝送することを表することもに反転出が、
しの非反転出力信号はローレベルになるとともに反転出が、
この図に気が送切れることも無い。

カ信号はハイレベルになる、即ち、ローレベルに固定された画像信号が差動レシーバ8に出力されることになる。

【0067】ここで、第1の垂直同期信号は第1のデータブロック完了信号に同期しているため、データブロックの途中で画像が途切れることが無い。また、ゲート回路12aは第1の垂直同期信号と同じタイミングで画像データ1~nをローレベルに固定するため、図17中の画像8に示した従来技術を用いた場合のように、画像が途切れれることがなく、切替信号が変化した時点における画像を、画面単位で最後まで途切れることなく表示することができる。

【0068】又、次の基本クロックのタイミングで(即ち、図中Bで示される時点において)、第2の出力制御信号 $_{\phi}$ 2をハイレベルにする。このとき第2のゲート信号 $_{\phi}$ 2はローレベルになっているため、ゲート回路12bから出力される画像データ $1\sim n$ の出力はローレベルになる。

【0069】そのため、短絡されている差動ドライバ4a、4bの非反転出力信号は同じローレベルになるとともに、反転出力信号は同じハイレベルになる。したがって、ローレベルに安定した画像信号が差動レシーバ8に入力され、誤った信号が送られることも、差動ドライバ4a、4bを短絡電流により破損させることも無い。

【0070】又、次の基本クロックのタイミングで(即ち、図中Cで示される時点において)、第1の出力制御信号 ϕ 1をローレベルにして、第1の画像処理部の差動ドライバ4aをハイインピーダンス状態にする。一方、このとき、第2の画像処理部X2の出力はローレベルに固定されたままである。

【0071】次に、第2の画像処理部における垂直同期信号のタイミングで(即ち、図中Dで示される時点において)、第2のゲート信号 ϕ 2をハイレベルにして、第2の画像処理部X2の画像信号を出力する。

【0072】ここで、第2の垂直同期信号は、第2のデータブロック完了信号に同期しているため、データブロックの途中で画像が途切れることが無い。また、第2の垂直同期信号と同じタイミングで画像信号が出力されるため、図17中の画像9に例示した従来技術を使用した場合のように、画像が途中から表示されることも無い。

【0073】図11は、左から順に第1の画像処理部X 1、第2の画像処理部X2、表示部Yに表示される画像 である。この図に示すように、従来のように途中で画像 が途切れることが無く、しかも、画像が途中から表示さ れることも無い。

【0074】本実施の形態においては、上記のように構成することで、途中で画像が途切れることが無く、誤った信号を伝送することも、差動ドライバを短絡電流により破損させることも無く、さらに、画像が途中から表示されることも無い

11

【0075】したがって、本実施の形態においては、実施の形態1と同様の効果を有するとともに、一の画像処理部から他の画像処理部へ、表示画像を全く乱すことなく切替えることできる。

【0076】尚、本実施の形態において、切替制御回路 13a、13bは図9に示された回路構成に限らず、他の構成であってもよく、上記のようなタイミングで第 1、第2のゲート信号 ϕ 1、 ϕ 2及び第1、第2の出力制御信号 ϕ 1、 ϕ 2を生成するものであれば、その構成は限定されるものではない。

【0077】又、本実施の形態においては、画像処理部の個数を2つとした場合を示したが、画像処理部の個数は3以上でも良く、その場合においても、一旦全ての画像処理部の出力を同レベルにした後、画像信号を出力する画像処理部を切替信号を用いて選択すれば良い。このようにすることで、誤った信号を伝送することも、差動ドライバを短絡電流により破損させることも無くなる。

【0078】又、画像処理部の個数を3以上にした場合においても、各データブロック完了信号及び垂直同期信号に同期するように、各ゲート信号を生成することで、一の画像処理部から他の画像処理部へ、表示画像を全く乱すことなく切替えることができる。

【0079】実施の形態3.図12に本発明の実施の形態3における画像処理部の差動ドライバ4a、4bと表示部の差動レシーバ8との間の配線を示す。差動ドライバ4a、4bの出力部に電流制限用の抵抗器14a~14dを設けている点を除いて、他の点は実施の形態1の場合と全く同じ構造である。

【0080】本実施の形態においては、実施の形態1に 記載の効果を有するとともに、抵抗器14a~14dを 30 設けているため、何れかの画像処理部の差動ドライバ4a又は4bが故障して、該差動ドライバ4a又は4bの 内部で、出力端子と電源Vcc(5V)又はVdd(0V)が短絡状態になった場合においても、一方の正常な 差動ドライバ4b又は4aを破損させること無く、画像 信号の出力を続けることができる。

【0081】ここで、一方、抵抗器が無い場合においては、例えば第1の画像処理部の差動ドライバ4aの非反転出力部が故障し、この出力端子とVdd(0V)が短絡した状態において、第2の画像処理部の差動ドライバ4bの非反転出力からハイレベルを出力していた場合、差動ドライバ4bに短絡電流が流れ、該差動ドライバ4bまで破損させてしまう。そのため、当然に、正常な画像信号が出力できなくなる。本実施の形態は電流制限用の抵抗を備えているので、上記のような不具合を抑制できる効果を有する。

【0082】又、ここで、画像処理部の個数は2個に限らず、3以上でも同様の効果を奏することは言うまでもない。

【0083】実施の形態4. 図13に本発明の実施の形 50

態4における画像表示装置の回路構成を示す。本実施の 形態における画像表示装置は、実施の形態1における回 路構成部品に加えて、画像処理部X1、X2にそれぞ れ、NOT回路16a、16b及びOR回路17a、1 7bからなる回路22a、22bを具備する。

【0084】本実施の形態においては、実施の形態1においては明示しなかった第1の画像処理部X1内部に設けられたローカル電源15aの電圧5Vを、NOT回路16bを介してOR回路17bの片方の入力端子に入力する。OR回路17bのもう一つの入力端子には切替信号の反転信号を入力し、該OR回路17bの出力信号を、第2の出力制御信号φ2として第2の画像処理部の差動ドライバ4bに入力する。

【0085】同様に、第2の画像処理部X2内部のローカル電源15bの電圧5Vを、NOT回路16aを介してOR回路17aの片方の入力端子に入力する。OR回路17aのもう一つの入力端子には切替信号を入力し、該OR回路17aの出力信号を、第1の出力制御信号 φ1として第1の画像処理部の差動ドライバ4aに入力する。

【0086】次に、動作について説明する。両方のローカル電源15a、15bが正常に動作し5Vを出力している場合、NOT回路16b、16aの入力信号はハイレベルになるため、OR回路17b、17aへの出力信号はローレベルになる。そのため、該OR回路17b、17aの出力信号は、もう一つの入力端子に入力される切替信号と同じレベルになるため、切替信号に応じて差動ドライバ4b、4aの出力制御信号を変化することができる。したがって、両方のローカル電源15a、15bが正常に動作している場合、実施の形態1と同じ動作を実現できる。

【0087】それに加え、本実施の形態では、上記のように構成されているので、以下に述べるように、一方の画像処理部X1又はX2のローカル電源15a又は15bが故障した場合にも、他の画像処理部X2又はX1へ自動的に切替えることで、画像表示を続けることができるという効果を有する。

【0088】具体的には、第2の画像処理部のローカル電源15bが故障して5Vが0Vになった場合に、第1の画像処理部のNOT回路16aへの入力信号はローレベルになるため、OR回路17aへの出力信号はハイレベルになる。そのため、OR回路における出力信号はもう一つの入力端子に入力される切替信号に関係なくハイレベルになるので、差動ドライバ4aの第1の出力制御信号 φ1はハイレベルになり、第1の画像処理部4aから差動信号が出力される。

【0089】一方、このとき、第2の画像処理部のローカル電源15bが故障しているので、第2の画像処理部の差動ドライバ4bはハイインピーダンス状態になるため、表示部Yには第1の画像処理部X1の画像が表示さ

れることとなる。

【0090】反対に、第1の画像処理部X1のローカル電源15aの出力が0Vになった場合は、第2の画像処理部X2の画像が表示されることになる。上記のように、本実施の形態においては、実施の形態1に記載の効果を有するとともに、簡易な構造の回路を用いて、一方の画像処理部の電源回路などが故障した場合に、他方の画像処理部へ自動的に切替えることができるという効果を有する。

【0091】尚、本実施の形態においては、画像処理部の個数が2個の場合を示したが、3個以上でも良く、各画像処理部のローカル電源の出力を他の画像処理部に接続することにより、2個の場合と同様にして、一の画像処理部の電源回路などが故障した場合に、他の画像処理部へ自動的に切替えることができるという効果を有することはことは言うまでもない。

[0092]

【発明の効果】この発明に係る画像表示装置は、切替信号に基づいて画像信号の出力を出力状態と非出力状態とに切り替える出力制御手段をそれぞれに有する複数の画像処理部と、出力状態にある画像処理部から出力される画像信号を表示する表示部とを備えたので、従来のような共通の切替回路を要せずに複数の画像処理部からの画像信号を切替えることができ、表示部が正常であれば複数の画像処理部の全てが故障しない限り、表示を続けることができる効果がある。

【0093】この発明に係る画像表示装置は、それぞれの画像信号の出力を出力状態と非出力状態とに切り替える出力制御手段をそれぞれ有する複数の画像処理部と、上記出力状態にある画像処理部から出力される画像信号に基づいて、画像を表示する表示部とを備え、上記複数の画像処理部のいずれか1つが出力状態であるとともに、他の画像処理部が非出力状態であることを特徴とするので、従来のような共通の切替回路を要せずに複数の画像処理部からの画像信号を切替えることができ、表示部が正常であれば複数の画像処理部の全てが故障しない限り、表示を続けることができる効果がある。

【0094】又、上記出力状態にある画像処理部から他の一の画像処理部へ出力状態が切り替わるとき、複数の画像処理部の全ての出力が一旦同一のレベルとなることを特徴とするので、誤った信号を伝送することも、画像処理部を短絡電流により破損させることも無くなるという効果がある。

【0095】又、出力状態にある画像処理部のデータブロック完了信号のタイミングに合わせて、上記出力状態にある画像処理部から他の一の画像処理部へ出力状態が切り替わることを特徴とするので、画像がデータブロックの途中で途切れることが無く、画像がデータブロックの途中から表示されることも無い。そのため、一の画像処理部から他の画像処理部へ、表示画像を乱すことなく

切替えることができる。

【0096】又、出力状態にある画像処理部のデータブロック完了信号のタイミングに合わせて、上記出力状態にある画像処理部の出力が所定のレベルとなり、その後複数の画像処理部の全ての出力が上記所定のレベルと同一のレベルとなり、その後他の一の画像処理部のデータブロック完了信号のタイミングに合わせて、上記他の一の画像処理部が出力状態に切り替わることを特徴とするので、誤った信号を伝送することも、画像処理部を短絡電流により破損させることも無く、さらに、一の画像処理部から他の画像処理部へ表示画像を乱すことなく、出力状態を切替えることもできる。

14

【0097】又、上記データブロック完了信号のタイミングに代えて、垂直同期信号のタイミングに合わせることを特徴とするので、画像が画面単位で途切れることが無く、画像が画面の途中から表示されることも無い。そのため、一の画像処理部から他の画像処理部へ、表示画像を乱すことなく切替えることできる。

【0098】又、上記表示部と複数の画像処理部のそれぞれとの間に電流制限用の抵抗を備え、上記複数の画像処理部のいずれか1つが故障した場合も、他の画像処理部は短絡電流により故障することなく画像信号を出力可能であることを特徴とするので、上記故障した画像処理部以外の画像処理部からの画像信号に基づいて、上記表示部に画像を表示し続けることができるという効果がある。

【0099】又、上記複数の画像処理部はそれぞれ、他の画像処理部の電源電圧を検出し、該他の画像処理部の電源電圧が遮断した場合に、それぞれの画像信号を表示部に自動的に出力する回路を備えていることを特徴とするので、画像処理部の故障を発見した者による手動切替え作業を要せずに、自動的に他の画像処理部の画像を表示できる効果がある。

【図面の簡単な説明】

【図1】 本発明に係る画像表示装置の実施の形態1に おける回路構成を示す回路構成図である。

【図2】 本発明に係る画像表示装置の実施の形態1に おける差動ドライバの回路構成を示す回路構成図であ る。

【図3】 本発明に係る画像表示装置の実施の形態1に おける差動ドライバの入力及び出力信号の関係図である

【図4】 本発明に係る画像表示装置の実施の形態1に おける差動ドライバと差動レシーバとの間の配線を示す 回路構成図である。

【図5】 本発明に係る画像表示装置の実施の形態1に おける差動ドライバ及び差動レシーバの入力及び出力信 号の切替時におけるタイミング図である。

【図6】 本発明に係る画像表示装置の実施の形態1に おける差動ドライバ及び差動レシーバの入力及び出力信 号の関係図である。

【図7】 本発明に係る画像表示装置の実施の形態2に おける回路構成を示す回路構成図である。

【図8】 本発明に係る画像表示装置の実施の形態2に おけるゲート回路の回路構成を示す回路構成図である。

【図9】 本発明に係る画像表示装置の実施の形態2に おける切替制御回路の回路構成を示す回路構成図であ

【図10】 本発明に係る画像表示装置の実施の形態2 における差動ドライバ、ゲート回路及び切替制御回路の 入力及び出力信号の切替時におけるタイミング図であ る。

【図11】 本発明に係る画像表示装置の実施の形態2 における表示画像を示す図である。

【図12】 本発明に係る画像表示装置の実施の形態3 における差動ドライバと差動レシーバとの間の配線を示 す回路構成図である。

【図13】 本発明に係る画像表示装置の実施の形態4 における回路構成を示す回路構成図である。

【図14】 従来の画像表示装置の回路構成を示す回路 構成図である。

【図15】 本発明に係る画像表示装置の実施の形態1 における画像データの伝送フォーマットを示す概念図で

【図16】 従来の画像表示装置の画像処理部及び切替

回路の入力及び出力信号の切替時におけるタイミング図 である。

16

【図17】 従来の画像表示装置の表示画像を示す図で ある。

【符号の説明】


1a、1b RGBデコード回路、2a、2b A/ D変換回路、3a、3b メモリ、 4 a 、 4 b 差動ドライバ (出力制御手段) 、5a、5b 通信回 6a、6b 文字展開回路、7a、7b メモ リ制御回路、 8 差動レシーバ、9 メモリ、

10 ドライバ、 11 発光素子、12a、1 2 b ゲート回路、 13a、13b 切替制御 回路、14a、14b、14c、14d 電流制限用の 抵抗、15a、15b ローカル電源、 16b NOT回路、17a、17b OR回路、

18a、18b 差動レシーバ、19 セレク 20 差動ドライバ、21 タ、 22a、22b 画像信号を自動的に出 制御回路、 力する回路、24a、24b 差動ドライバ、61 第 φ2 第2の出力制御信 1の出力制御信号、 号、φ1 第1のゲート信号、 42 第2 のゲート信号、X1 第1の画像処理部、 X 2 第2の画像処理部、Y 表示部、

Z 切替回路。

【図2】



【図6】

第1の 入力信号	第2の 入力信号	第1の出力 制御信号	第2の出力 制御信号	非反転 出力信号	炭粒 出力信号	レシーパ 出力信号
L	Н	Н	L	L	н	L
L	н	L	н	Н	L	H
L	Н	L	L	Z	2	×
L	н	н	н	S	8	×
L.	L	н	н	L	н	L
Н	н	н	Н	н	L	Н

L: ローレベル状菌 H: ハイレベル状態

Z: ハイインピーダンス状態

S: 短籍状態

X: 不定


【図3】

入力信号	出力制與信号	非反転出力信号	反転出力保号		
L	н	L	н		
н	н	Н	L		
L	L	z	Z		
н	L	z	z		


L: ローレベル状態 H: ハイレベル状態

て: ハイインピーダンス状態


【図8】




[図1]




【図4】




【図5】




【図7】












【図11】




【図12】



【図14】




【図13】



【図15】

配件データ	ラインアドレス	数後データ1(左槍)	面像ギータ2	記念ゲータマ	御像データ4	間はデータ5	画像データ6	西律データフ	過像データロ		関係データの《石碑》
新金データ フッテクロック		<u>_</u>	J	L	L	L			5		7
ラインアドレス ファナクロック・		L_								. 	
データブロック 見了催号	\Box										





【図17】

